<div class="socmaildefaultfont" dir="ltr" style="font-family:Arial, Helvetica, sans-serif;font-size:10pt" ><div dir="ltr" >> <font size="2" face="Default Monospace,Courier New,Courier,monospace" >bootloader runs at 130mb hrmor, and jumps to 128mb hrmor for hostboot proper</font></div>
<div dir="ltr" >This is what happens.</div>
<div class="mail-signature-container" dir="ltr" > </div>
<div class="mail-signature-container" dir="ltr" >> <font size="2" face="Default Monospace,Courier New,Courier,monospace" >Gotcha, assume 'mainstore memory' means actual dram?</font></div>
<div class="mail-signature-container" dir="ltr" ><font size="2" face="Default Monospace,Courier New,Courier,monospace" >Correct, as opposed to cache memory.</font></div>
<div class="mail-signature-container" dir="ltr" ><br>--<br>Dan Crowell<br>Senior Software Engineer - Power Systems Enablement Firmware<br>IBM Rochester: t/l 553-2987<br>dcrowell@us.ibm.com</div>
<div dir="ltr" > </div>
<div dir="ltr" > </div>
<blockquote data-history-content-modified="1" data-history-expanded="1" dir="ltr" style="border-left:solid #aaaaaa 2px; margin-left:5px; padding-left:5px; direction:ltr; margin-right:0px" >----- Original message -----<br>From: "Marty E. Plummer" <hanetzer@startmail.com><br>To: Daniel M Crowell <dcrowell@us.ibm.com><br>Cc: Andrew Donnellan <ajd@linux.ibm.com>, openpower-firmware@lists.ozlabs.org<br>Subject: Re: [EXTERNAL] Re: [OpenPower-Firmware] Hardware documentation<br>Date: Thu, Oct 8, 2020 7:08 PM<br> 
<div><font size="2" face="Default Monospace,Courier New,Courier,monospace" >On Tue, Oct 29, 2019 at 12:13:51PM -0600, Daniel M Crowell wrote:<br>><br>> The SBE determines the logical memory address that the bootloader gets<br>> loaded into, that is the HRMOR.  There are some explicit operations done to<br>> preload these addresses into the cache at the expected address.  Depending<br>> on your box and code level, Hostboot starts at 128MB or 4GB-256MB.  The<br>> bootloader actually runs at +2MB from where Hostboot eventually gets<br>> started at, so you end up with this:<br>> 128 MB = Hostboot<br>> 129 MB = HBB with ECC (pulled from PNOR)<br>> 130 MB = Bootloader<br>> 131 MB = HBB without ECC (used for secureboot verification)<br>> Note that HRMOR=130M during bootloader and it switches to 128M for<br>> Hostboot.<br>><br>Sorry for rezzing an old thread, but would like a bit more info on this.<br>So, bootloader runs at 130mb hrmor, and jumps to 128mb hrmor for<br>hostboot proper? Or does the hrmor remain at 128mb for this entire block<br>of code and bootloader is just loaded at +2MB past it?<br><br>What is hrmor like when skiboot gets loaded?<br>> > In coreboot terminology bootblock and romstage will run out of the cache,<br>> > and romstage will init the ram enough to load ramstage into it.<br>> We don't really divide between cache and cache+memory with regards to our<br>> code load.  Our division is based on code being pageable (HBI) versus not<br>> (HBB).  We require a lot of code from HBI to get mainstore memory online.<br>><br>Gotcha, assume 'mainstore memory' means actual dram?<br>> --<br>> Dan Crowell<br>> Senior Software Engineer - Power Systems Enablement Firmware<br>> IBM Rochester: t/l 553-2987<br>> dcrowell@us.ibm.com<br>> </font><br> </div></blockquote>
<div dir="ltr" > </div></div><BR>