<div class="socmaildefaultfont" dir="ltr" style="font-family:Arial, Helvetica, sans-serif;font-size:10pt" ><div dir="ltr" >If there is no functional memory behind proc0 we will remap the fabric id to maintain memory at physical address zero.  This results in the entire MMIO space to be remapped as well, including the LPC space.  Check out targetservicestart.C for some of the logic.  That should give a basic idea of all of the attributes involved.  It is the SBE logic that sets up the LPC and XSCOM BAR, the values to use are customized into the SEEPROM by Hostboot based on the attributes that exist there.  The SBE pushes the BAR values up as part of the communication area it leaves around for HBBL to consume.  HBBL then pushes it to HB.</div>
<div dir="ltr" > </div>
<div dir="ltr" ><a href="https://github.com/open-power/hostboot/blob/master/src/include/arch/memorymap.H">https://github.com/open-power/hostboot/blob/master/src/include/arch/memorymap.H</a> has some more information on how the memory map is organized.</div>
<div dir="ltr" ><a href="https://github.com/open-power/hostboot/blob/master/src/usr/targeting/common/processMrw.pl#L1442">https://github.com/open-power/hostboot/blob/master/src/usr/targeting/common/processMrw.pl#L1442</a> shows some computation to set the values.</div>
<div dir="ltr" ><br>--<br>Dan Crowell<br>Senior Software Engineer - Power Systems Enablement Firmware<br>IBM Rochester: t/l 553-2987<br>dcrowell@us.ibm.com</div>
<div dir="ltr" > </div>
<div dir="ltr" > </div>
<blockquote data-history-content-modified="1" dir="ltr" style="border-left:solid #aaaaaa 2px; margin-left:5px; padding-left:5px; direction:ltr; margin-right:0px" >----- Original message -----<br>From: "Marty E. Plummer" <hanetzer@startmail.com><br>Sent by: "OpenPower-Firmware" <openpower-firmware-bounces+dcrowell=us.ibm.com@lists.ozlabs.org><br>To: openpower-firmware@lists.ozlabs.org<br>Cc:<br>Subject: [EXTERNAL] [OpenPower-Firmware] LPC Address space questions<br>Date: Tue, Oct 6, 2020 6:41 AM<br> 
<div><font size="2" face="Default Monospace,Courier New,Courier,monospace" >Hello again.<br><br>POWER9 Processor Registers Specification v1 specifies<br>BRIDGE.AD.LPC_BASE_REG (SCOM 0x90040) as setting the base address for<br>lpc. Using pdbg getscom I was able to see it mapped to the following:<br><br>pdbg -a getscom 0x90040<br>p0:0x90040 = 0x0006030000000000<br>p1:0x90040 = 0x0006230000000000<br><br>So in theory, you *could* put it anywhere. My question is, in practice,<br>is anything other than 0x0006030000000000 used for the first processor?<br><br>I'm probably going to hard-code it for now, but if it can/does change it<br>would be good to know and be able to config it.<br><br>Regards,<br><br>Marty<br>_______________________________________________<br>OpenPower-Firmware mailing list<br>OpenPower-Firmware@lists.ozlabs.org<br><a href="https://lists.ozlabs.org/listinfo/openpower-firmware" target="_blank">https://lists.ozlabs.org/listinfo/openpower-firmware</a> </font><br> </div></blockquote>
<div dir="ltr" > </div></div><BR>