<div dir="ltr">Is there a kernel subsystem for PECI defined upstream?  I'm not aware of a PECI device driver for Aspeed upstream.  </div><div class="gmail_extra"><br><div class="gmail_quote">On Mon, Oct 23, 2017 at 9:44 AM, Tanous, Ed <span dir="ltr"><<a href="mailto:ed.tanous@intel.com" target="_blank">ed.tanous@intel.com</a>></span> wrote:<br><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex">We had looked at building one, and had one prototyped for a simple read/write interface, but we were on the fence about whether such a low level control (PECI read/write) should be put on dbus at all for security reasons, especially when the drivers read/write API isn't that difficult to use.<br>
<br>
What are you looking at doing with it?<br>
<span class="HOEnZb"><font color="#888888"><br>
-Ed<br>
</font></span><div class="HOEnZb"><div class="h5"><br>
-----Original Message-----<br>
From: openbmc [mailto:<a href="mailto:openbmc-bounces%2Bed.tanous">openbmc-bounces+ed.<wbr>tanous</a>=<a href="mailto:intel.com@lists.ozlabs.org">intel.com@lists.ozlabs.<wbr>org</a>] On Behalf Of David Müller (ELSOFT AG)<br>
Sent: Saturday, October 21, 2017 1:57 AM<br>
To: OpenBMC <<a href="mailto:openbmc@lists.ozlabs.org">openbmc@lists.ozlabs.org</a>><br>
Subject: PECI API?<br>
<br>
Hello<br>
<br>
Is anyone working on an API definition for PECI?<br>
<br>
<br>
Dave<br>
</div></div></blockquote></div><br></div>