<div class="gmail_quote"><blockquote class="gmail_quote" style="margin:0 0 0 .8ex;border-left:1px #ccc solid;padding-left:1ex;">Also, the patch removes the code for waiting for the link to be up with<br>
a comment "What DCR has the link status on the 460SX?". Please fix that<br>
(Tirumala, can you provide the missing information ?)<br></blockquote><div><br></div><div>It is not one register. Here is the flow for Gen-1.</div><div>1. PECFGn_DLLSTA[3] will be asserted when pci-e link comes up.</div>
<div>2. now progream the UTL buffer configuration registers.</div><div>3. SW should assert PEUTLn_PCTL[0] to cause flow control initialization. This is memory mapped using GPL register REGBH , REBAL and REGMSK</div><div>4. Now check for the PEUTLN_PSTA[8] for the flow control init completion.</div>
<div><br></div><div><br></div></div>