<table cellspacing="0" cellpadding="0" border="0" ><tr><td valign="top" style="font: inherit;"><DIV>Hi Michael,</DIV>
<DIV>&nbsp;</DIV>
<DIV>Thanks for commenting on my CPC925 EDAC driver. I am on vacation this week and will&nbsp;integrate your&nbsp;suggestions&nbsp;next week.</DIV>
<DIV>&nbsp;</DIV>
<DIV>I am also thinking of adding EDAC NMI support for the AMD8131 chip, which is a HyperTransport Tunnel device that hosts two PCI-X bridges. If enabled, each PCI-X bridge could generate NMI interrupt request package upstream, with vector identifier = 0. </DIV>
<DIV>&nbsp;</DIV>
<DIV>The CPC925 user mannual,&nbsp;p111,&nbsp;says that "This interrupt vector is used to set a corresponding interrupt latch", does this mean MPIC interrupt pin#0 would be latched&nbsp;on receiving&nbsp;NMI request package?</DIV>
<DIV>&nbsp;</DIV>
<DIV>However, the pin#0&nbsp;has been&nbsp;specified for Internal I2C master interrupt, so it would have to share hwirq #0 with NMI interrupt?</DIV>
<DIV>&nbsp;</DIV>
<DIV>Thanks a lot!</DIV>
<DIV>&nbsp;</DIV>
<DIV>Best regards,</DIV>
<DIV>&nbsp;</DIV>
<DIV>Harry</DIV></td></tr></table><br>


      <hr size=1><a href="http://cn.rd.yahoo.com/mail_cn/tagline/card/*http://card.mail.cn.yahoo.com/">  好玩贺卡等你发，邮箱贺卡全新上线！</a>