<div dir="ltr">Hi Jeremy<div><br></div><div>In my understanding the SIRQ polarity should be the same for all UARTs on the particular bus, i.e. both UARTs controlled by the SuperI/O and the VUART or PUART (pass-through). However, the host controls the UARTs on the SuperI/O itself. The VUART is covered by this code and we don't have a PUART driver yet.</div><div><br></div><div>It might make sense to have this as a global setting which each driver could read. But wouldn't this be an exercise for the future where we actually have a second device? I don't think the Aspeed currently has any other devices that could generate a SIRQ (except for the PUART for which there's no driver).</div><div><br></div><div>Having said that, ideally I'd like the SIRQ polarity to be auto-configured from the LPC/eSPI HW pin strap anyway. I have the code for that almost done. Maybe we shouldn't even have the sysfs interface for it and I should strip that out?</div><div><br></div><div>Thanks</div><div>Oskar.</div></div><br><div class="gmail_quote"><div dir="ltr" class="gmail_attr">On Sun, Jul 28, 2019 at 8:51 PM Jeremy Kerr <<a href="mailto:jk@ozlabs.org">jk@ozlabs.org</a>> wrote:<br></div><blockquote class="gmail_quote" style="margin:0px 0px 0px 0.8ex;border-left:1px solid rgb(204,204,204);padding-left:1ex">Hi Oskar,<br>
<br>
> For LPC, the polarity should be set to 1, for eSPI the default of 0 is<br>
> correct.<br>
<br>
Would there ever be a case where different SIRQs need different<br>
polarities? If not, we may want this to be global, rather than for each<br>
device (the VUART being one...)<br>
<br>
Cheers,<br>
<br>
<br>
Jeremy<br>
<br>
</blockquote></div>